Главная / Аппаратное обеспечение / Многоядерные процессоры

Многоядерные процессоры - ответы на тесты Интуит

Правильные ответы выделены зелёным цветом.
Все ответы: Курс посвящен обзору состояния дел в области многоядерных процессоров. Представлены основные многоядерные процессоры и архитектуры, разработанные на конец 2009 года, кратко рассмотрены основные приемы программирования многоядерных систем. Материал курса составлен на основе статей и отчетов ряда экспертов, работах исследовательских групп, технических материалов и анонсов компаний-производителей. Описаны процессоры для широкого спектра систем и приложений — от микромощных встраиваемых систем до серверных приложений.
В состав мультипроцессора Cell входят:
(1) девять однотипных процессорных ядер
(2) процессор имеет одно процессорное ядро Power и восемь однотипных процессорных ядер
(3) процессор имеет одно процессорное ядро Power и восемь ядер сигнальных процессоров
(4) процессор состоит из девяти ядер сигнальных процессоров
При использовании какой из моделей программирования явным образом указывается роль процессорных ядер в многоядерной системе?
(1) модель асимметричных потоков
(2) модель выгрузки функций
(3) модель мультипроцессора с разделяемой памятью
Укажите среди представленных систем системы с массовым параллелизмом.
(1) кластер
(2) Grid-система
(3) многопроцессорный комплекс
(4) рабочая станция
Топология связей между ядрами в процессорах Tile является
(1) полносвязной
(2) решетка
(3) тор
(4) кольцо
(5) шина
В каком из представленных ниже вариантов перечислена верная последовательность действий при разбиении задачи для решения её на графическом процессоре, аналогичном G80?
(1) задача разбивается на последовательность разделов, в которых выделяются параллельно выполняемые блоки, в свою очередь в рамках блоков выделяются нити/потоки выполнения
(2) задача разбивается на необходимое количество параллельно выполняющихся потоков/нитей
(3) задача разбивается на последовательность разделов, в которых выделяются параллельно нити/потоки
Ключевые составляющие архитектуры АТАС
(1) световоды
(2) оптические модуляторы
(3) оптические фильтры
(4) накристальная сеть
Какие признаки отличают ARM архитектуру?
(1) модификация RISC архитектуры - одно из ключевых усовершенствований - условное выполнение всех инструкций процессора
(2) основная концепция архитектуры заключается в значительном повышении производительности за счет существенного упрощения архитектуры процессора, в основу которой была положена идея конвейеризации. При этом была решена проблема блокировок или вынужденных остановок конвейера, называемых interlocks, которая считалась главным препятствием распространению идеи конвейерного вычисления
(3) фиксированная длина инструкций, отсутствуют операции типа "чтение-модификация-запись" с памятью, большое количество регистров общего назначения, отсутствие микропрограмм
За счет чего процессорный элемент Power процессора Cell поддерживает два потока выполнения ?
(1) за счет дублирования основных ресурсов процессора
(2) за счет временного мультиплицирования
(3) за счет двух параллельно работающих конвейеров команд
Система программирования, ориентированная в основном на передачу сообщений
(1) MPI
(2) OpenMP
(3) PVM
(4) POSIX Threads
Основные три приоритетных направления при разработке процессоров:
(1) естественный параллелизм
(2) развитая система управления энергопотреблением
(3) устранение латентности памяти
(4) добавление новых команд
(5) увеличение длины конвейера
(6) увеличение тактовой частоты
Система кэш памяти, реализованная в процессорах Tile является
(1) двухуровневой
(2) трехуровневой
(3) одноуровневой
В иерархию памяти графического процессора G80 входят:
(1) регистры процессорных ядер
(2) разделяемая оперативная память
(3) блок регистров общего назначения
(4) кэш первого уровня
(5) кэш второго уровня
(6) разделяемый кэш третьего уровня
Какой принцип разделения каналов используется в АТАС?
(1) частотное разделение
(2) кодовое разделение
(3) временное мультиплексирование
Топология связей между процессными ядрами в процессорах ARM MPCore
(1) полносвязная
(2) решетка
(3) тор
(4) кольцо
(5) шина
Максимальная размерность данных, обрабатываемых в синергичных процессорных ядрах SPE процессора Cell?
(1) 512
(2) 128
(3) 256
(4) 64
Укажите, какие из ниже перечисленных языков или библиотек программирования ориентированы на использования среды исполнения .Net?
(1) Intel IPP
(2) Intel Math Kernel Library
(3) Parallel FX Library
(4) Axum
(5) MC#
(6) Симула
(7) Си++
Машина, управляемая данными (антимашина) отличается от классической фон неймановской заключается в
(1) более постоянной и регулярной структуре
(2) способности конфигурироваться под задачу
(3) возможности параллельной обработки данных
Процессоры CSX700 состоят из
(1) двух или более многопроцессорных блоков, обрабатывающих каждый свои потоки данных
(2) из множества взаимонезависимых процессорных ядер
(3) из множества ядер, объединенных в сеть
Какую технологию программирования реализует CUDA?
(1) SIMP
(2) SPMD
(3) MIMD
(4) SISD
Технология АТАС предполагает использовать в качестве световодов
(1) оптические каналы, создаваемые в едином технологическом КМОП процессе
(2) полимерных оптоволокон
(3) кварцевого оптоволокна
Какими основными свойствами обладает архитектура ARM MPCore?
(1) масштабируемость количества процессорных ядер от 1 до 4х, возможность передачи данных между кэшами процессоров, выполнены на основе шины AMBA, имеют поддержку Java
(2) многопоточные ядра (от 1 до 4х), выполнены на основе шины OCP
(3) восемь многопоточных ядер, соединенных высокоскоростной сетью, с набором сетевых и криптографических модулей
Укажите способы управления энергопотреблением, реализованные в 4/6-ядерных процессорах AMD Opteron
(1) изменение тактовой частоты
(2) управление питанием неиспользуемых блоков
(3) независимое изменение напряжения питания процессорных ядер
Блокировки возникают …
(1) когда несколько потоков многопоточного приложения пытаются одновременно получить доступ к данным и при этом хотя бы одному потоку нужно выполнить запись
(2) из-за невозможности одновременного доступа приложений на разных ядрах к таким ресурсам, как жёсткий диск, некоторые устройства ввода/вывода, прикладные данные в определённых ситуациях (например, в момент "сборки мусора"")
(3) память программ, память данных, арифметико-логическое устройство, устройство управления
Свойства систем искусственного интеллекта
(1) преимущественно параллельная обработка данных
(2) преимущественно последовательная обработка данных
(3) символьная обработка данных
(4) числовая обработка данных
Связи между ядрами в 167-ми ядерном процессоре AsAP-II являются
(1) статическими
(2) динамическими
(3) статически конфигурируемыми
(4) адресуемыми
(5) широковещательными
Топология связей процессорных ядер Larrabee -
(1) шина
(2) кольцо
(3) звезда
(4) точка-точка
(5) полносвязная сеть
(6) сеть топологии "толстое дерево"
В качестве оптических фильтров технология АТАС предполагает использование:
(1) кольцевых резонаторов
(2) интерференционных фильтров
(3) поляризационных фильтров
(4) дифракционных решеток
Какое количество виртуальных процессорных элементов поддерживается процессорными ядрами процессора MIPS32 1004K?
(1) 2
(2) 4
(3) 8
Какова структура кэш памяти процессоров AMD Opteron?
(1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня
(2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра
(3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня
Распараллеливание задачи приводит к выигрышу по времени выполнении задачи:
(1) всегда
(2) не во всех случаях
(3) никогда
В основу классификации Флинна положен принцип
(1) количества потоков команд и данных, обрабатываемых системой
(2) количества процессоров или процессорных ядер в системе
(3) организация памяти в многопроцессорной системе
Управление энергопотреблением в AsAP-II реализовано через
(1) динамическое управление частотой и напряжением питания процессорного ядра
(2) отключение неиспользуемых блоков процессора
(3) управление тактовой частотой процессорных ядер
Кэш память процессора Larrabee организована следующим образом:
(1) каждое ядро имеет кэши инструкций и данных первого уровня, кэш второго уровня и имеет собственный выделенный блок кэша третьего уровня
(2) каждое ядро имеет кэши инструкций и данных первого уровня, собственный выделенный блок кэша второго уровня
(3) каждое из ядер имеет собственную локальную оперативную память, кэш инструкций, кэш данных
Какова логическая топология оптической сети ONet?
(1) кольцо
(2) решетка
(3) полносвязная
(4) полносвязная с функцией широковещания
(5) звезда
Технология ARM MPCore предполагает масштабирование вычислительной мощности процессоров за счёт объединения отдельных ядер
(1) при помощи специализированной накристальной сети
(2) при помощи высокоскоростной шины
(3) при помощи прямого соединения отдельных ядер высокоскоростными интерфейсами
Способ объединения между собой процессорных ядер в процессорах AMD Opteron?
(1) при помощи интерфейса Hyper Transport и перекрестного коммутатора, расположенного возле ядра
(2) при помощи высокоскоростной внутренней шины
(3) объединены двумя кольцами высокоскоростной системной шины
Система программирования OpenMP ориентирована на
(1) системы с общей памятью
(2) передачу сообщений
(3) использование многопоточности
Какая проблема в развитии микропроцессорной техники признана наиболее актуальной?
(1) рост потребляемой процессором мощности
(2) высокая латентность памяти
(3) рост занимаемой процессором площади кристалла
(4) высокая стоимость производства кристаллов
В каком случае ядра в процессоре SEAforth40 переходят в спящее состояние?
(1) после выполнения соответсвующих настроек в конфигурационном регистре
(2) при ожидании окончания обмена данными с соседним ядром
(3) специальной командой перехода в спящий режим
Основное отличие ядер процессора Larrabee от остальных процессоров Intel?
(1) наличие векторных команд с обработкой большого числа данных
(2) наличие специальных операций для работы с кэш памятью
(3) поддержкой SSE инструкций
В качестве источников излучения в АТАС используются:
(1) узкополосные лазеры
(2) широкополосные лазеры
(3) газоразрядные спектральные лампы
Каким образом осуществляется регулировка энергопотребления в процессорах ARM MPCore?
(1) динамическое управление частотой и напряжением питания процессорного ядра
(2) управление питанием отдельных блоков процессорных ядер
(3) управление тактовой частотой процессорных ядер
Какие ресурсы используются в процессорах SPARC для поддержки или организации многопоточности ядер?
(1) регистровые окна
(2) разделяемый кэш данных и инструкций
(3) собственный кэш первого уровня на каждый поток
(4) ленный банк локальной памяти на каждый из потоков
(5) собственный буфер инструкций потока
Модель выгрузки функций предполагает
(1) распределение вычислительных работ по отдельным исполнительным устройствам
(2) организацию нескольких потоков исполнения
(3) объединение процессов при помощи общей памяти
Проблема дефицита закона Мура связана с
(1) отставанием роста производительности процессоров от количества транзисторов
(2) отставанием динамики роста числа транзисторов
(3) отклонением цены процессоров от постулируемой законом
К какому типу процессоров относятся ядра, входящие в состав SEAforth40?
(1) гарвардская архитектура
(2) фон Неймановская архитектура
(3) RICS-процессоры
Какой парадигмы придерживалась фирма Intel при разработке микроархитектуры Nehalem?
(1) набор базовых модулей - интефейсы, кэш, процессорные ядра
(2) четырехядерные процессорные базовые модули
(3) восьмиядерные базовые модули
Синхронизация ядер процессора SEAforth40 происходит
(1) при операциях чтения-записи в коммуникационный порт связывающий соседние ядра
(2) за счет наличия глобальной системы тактирования ядер
(3) при помощи подстройки частот ядер, обменивающихся данными
Какова структура кэш памяти процессоров Intel Nehalem?
(1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня
(2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра
(3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня
Основные характерные черты процессоров серии "Мультикор"
(1) асимметричная мультиядерная архитектура. Ведущее ядро MIPS архитектуры и одно или несколько ядер сигнальных процессоров
(2) асимметричная мультиядерная архитектура. Ведущее ядро ARM архитектуры и одно или несколько ядер сигнальных процессоров
(3) симметричная мультиядерная архитектура - два или более процессорных ядра ARM
(4) симметричная мультиядерная архитектура - два или более процессорных ядра MIPS
Топологически процессорные ядра процессора Cell связаны
(1) высокоскоростной шиной в структуру типа линейка
(2) высокоскоростной кольцевой шиной
(3) объединены связями в решетчатую структуру
(4) в структуру типа звезда
При использовании каких из моделей программирования возможен учет разнородности многопроцессорной/многоядерной системы?
(1) модель асимметричных потоков
(2) модель выгрузки функций
(3) модель мультипроцессора с разделяемой памятью
Кластер относится к
(1) векторным электронным вычислительным машинам
(2) к системам с массовым параллелизмом
(3) к транспьютерам
Вычислительные ядра в процессорах Tile объединены следующим образом
(1) соседние ядра друг с другом - решетка
(2) в сеть при помощи коммутаторов, имеющихся у каждого ядра
(3) в сеть при помощи единого коммутатора находящегося на кристалле
(4) находятся на одной шине
При адаптации задачи к решению на графическом процессоре выполняется следующее:
(1) задача разбивается на последовательность разделов, в которых выделяются параллельно выполняемые блоки, в свою очередь в рамках блоков выделяются нити/потоки выполнения
(2) задача разбивается на необходимое количество параллельно выполняющихся потоков/нитей
(3) задача разбивается на последовательность разделов, в которых выделяются параллельно нити/потоки
Для каких целей применяется кольцевой резонатор в ATAC?
(1) перенаправления потока света нужной длины волны к фотоприемнику
(2) модуляции потока оптического излучения определенной длины волны
(3) передачи широковещательных сообщений
Какие признаки отличают MIPS архитектуру?
(1) модификация RISC архитектуры - одно из ключевых усовершенствований - условное выполнение всех инструкций процессора
(2) основная концепция архитектуры заключается в значительном повышении производительности за счет существенного упрощения архитектуры процессора, в основу которой была положена идея конвейеризации. При этом была решена проблема блокировок или вынужденных остановок конвейера, называемых interlocks, которая считалась главным препятствием распространению идеи конвейерного вычисления
(3) фиксированная длина инструкций, отсутствуют операции типа "чтение-модификация-запись" с памятью, большое количество регистров общего назначения, отсутствие микропрограмм
Поставьте в соответствие основные блоки процессорного ядра Power и выполняемые им функции
  • Узел команд IU (instruction unit)
  • Узел векторно-скалярных команд VSU (vector scalar unit)
  • Узел операций с фиксированной запятой XU (fixed-point execution unit)
  • Выборка, дешифровка, выдачу и завершение команды, а также за выполнение команд перехода
  • Выполнение команд с фиксированной запятой и команды загрузки/сохранения
  • Выполнение векторных команды и команд с плавающей запятой
    •
    (1) 1 - 4; 2 - 6; 3 - 5
    (2) 3 - 4; 1 - 6; 2 - 5
    (3) 1 - 3; 2 - 5; 2 -6
    Система программирования, ориентированная в основном на работу в системах с общей памятью
    (1) MPI
    (2) OpenMP
    (3) PVM
    (4) POSIX Threads
    Выделяют две тенденции в увеличении числа ядер процессора:
    (1) небольшое количество высокопроизводительных многофункциональных ядер
    (2) большое количество относительно простых ядер, объединенных коммуникационной средой
    (3) объединение в одном корпусе отдельных кристаллов процессоров, объединенных высокоскоростными интерфейсами или коммуникационной средой
    Технология распределенного кэша примененная в процессорах Tile реализована следующим образом
    (1) общий кэш второго уровня к которому имеют доступ все ядра
    (2) имеется многоканальный кэш третьего уровня
    (3) каждое ядро имеет доступ к кэшам второго уровня остальных ядер
    В каком из вариантов уровни памяти графического процессора G80 упорядочены по скорости доступа к ним вычислительных ядер:
    (1) регистры процессорных ядер, разделяемая оперативная память, кэш первого уровня, кэш второго уровня, блок регистров общего назначения
    (2) блок регистров общего назначения, регистры процессорных ядер, разделяемая оперативная память, кэш первого уровня, кэш второго уровня
    (3) блок регистров общего назначения, регистры процессорных ядер, кэш первого уровня, кэш второго уровня, разделяемая оперативная память
    (4) регистры процессорных ядер, разделяемая оперативная память, кэш первого уровня, блок регистров общего назначения, кэш второго уровня
    Для передачи широковещательных сообщений в ATAC используется
    (1) оптическая сеть
    (2) шина
    (3) накристальная сеть
    Топология связей между процессными ядрами в процессорах MIPS32 1004K
    (1) полносвязная
    (2) решетка
    (3) тор
    (4) кольцо
    (5) шина
    Максимальная размерность данных, обрабатываемых векторным блоком процессора Larrabee?
    (1) 512
    (2) 128
    (3) 256
    (4) 64
    Библиотека параллельного программирования, допускающая параллелизм при императивной обработка данных
    (1) Intel IPP
    (2) Intel Math Kernel Library
    (3) Parallel FX Library
    Один из основных узлов антимашины -
    (1) универсальный генератор адреса
    (2) программный счетчик
    (3) арифметико-логическое устройство
    Процессорные элементы в многопотоковом процессорном массиве в CSX700 объединены
    (1) высокоскоростной шиной
    (2) коммутируемой сетью
    (3) имеют связи с соседними ядрами
    Среда программирования графических процессоров CUDA реализует технологию
    (1) MISD
    (2) SIMP
    (3) SPMD
    (4) MIMD
    Для чего планируется использовать оптическую накристальную сеть в технологии АТАС?
    (1) для передачи данных между отдельными вычислительными кластерами кристалла
    (2) для поддержания когерентности кэшей
    (3) в качестве шины памяти
    (4) в качестве сетевого интерфейса
    Какими основными свойствами обладает архитектура MIPS32 1004K?
    (1) масштабируемость количества процессорных ядер от 1 до 4х, возможность передачи данных между кэшами процессоров, выполнены на основе шины AMBA, имеют поддержку Java
    (2) многопоточные ядра (от 1 до 4х), выполнены на основе шины OCP
    (3) восемь многопоточных ядер, соединенных высокоскоростной сетью, с набором сетевых и криптографических модулей
    Какие возможности по управлению энергопотреблением предлагает технология управления питания реализованная в процессорах AMD Opteron
    (1) независимое изменение тактовой частоты ядер
    (2) управление питанием неиспользуемых блоков
    (3) независимое изменение напряжения питания процессорных ядер
    (4) изменение частоты работы процессора в целом
    Гонки возникают…
    (1) когда несколько потоков многопоточного приложения пытаются одновременно получить доступ к данным и при этом хотя бы одному потоку нужно выполнить запись
    (2) из-за невозможности одновременного доступа приложений на разных ядрах к таким ресурсам, как жёсткий диск, некоторые устройства ввода/вывода, прикладные данные в определённых ситуациях (например, в момент "сборки мусора"")
    (3) в результате рассинхронизации вычислительных процессов выполняющихся на различных ядрах
    Символьная параллельная обработка данных характерна для
    (1) систем искусственного интеллекта
    (2) систем обработки графики
    (3) систем обработки речи
    Между процессорными ядрами процессора AsAP-II возможны связи
    (1) непосредственные между ядрами
    (2) коммутируемые связи
    (3) оба варианта
    Процессорные ядра в Larrabee являются
    (1) RISC-процессорами
    (2) IA-процессорами
    (3) Стековыми процессорами
    (4) MISC-процессорами
    Какое из устройств используется в технологии АТАС в качестве оптического модулятора?
    (1) поляризационная ячейка
    (2) дифракционная щель
    (3) кольцевой резонатор и драйвер
    Какое количество виртуальных процессорных элементов поддерживается процессорными ядрами процессора XLP832?
    (1) 2
    (2) 4
    (3) 8
    Какое количество уровней имеет кэш память процессоров AMD Opteron ?
    (1) 2
    (2) 3
    (3) 1
    Какими свойствами должны обладать потоки задачи или приложения, чтобы вероятность выигрыша от использования аппаратной многопоточности была максимальной?
    (1) потоки должны создаваться одинаковыми в плане требований к ресурсам
    (2) необходимо строго поддерживать синхронизацию потоков
    (3) потоки по возможности разнородные в плане типов выполняемых операций
    Укажите недостающий класс в классификации Флинна параллельных вычислительных систем SISD, MIMD, MISD, ....
    (1) NUMA
    (2) SMP
    (3) SIMD
    (4) AMP
    Управление тактовой частотой в AsAP-II
    (1) централизованное
    (2) локальное для каждого ядра
    (3) осуществляется для каждого из узлов процессора
    (4) не реализовано
    Сколько уровней кэша имеют процессорные ядра Larrabee:
    (1) 1
    (2) 2
    (3) 3
    Ограничения на масштабирование количества каналов в сети ONet?
    (1) количество различных возможных длин волн оптического излучения
    (2) потери распространения
    (3) ограниченная площадь кристалла
    (4) чувствительность приемников
    (5) максимальное количество энергии, принимаемое световодом
    Для чего используется шина AMBA в процессорах ARM MPCore ?
    (1) исключительно для подключения к вычислительным ядрам периферийных устройст
    (2) для объединения процессорных ядер между собой
    (3) для объединения процессорных ядер и подключения периферийных устройств
    Способ объединения между собой процессорных ядер в процессорах Ultra SPACR T2?
    (1) при помощи перекрестного коммутатора
    (2) при помощи высокоскоростной внутренней шины
    (3) объединены двумя кольцами высокоскоростной системной шины
    Система программирования MPI ориентирована на
    (1) системы с общей памятью
    (2) передачу сообщений
    (3) использование многопоточности
    Выражение "бутылочное горлышко архитектуры фон Неймана" обозначает:
    (1) проблему теплоотвода от процессора
    (2) проблему выполнимости закона Мура
    (3) проблему низкой пропускной способности памяти
    (4) проблему связи процессоров на кристалле между собой
    При передаче данных соседнему ядру ядро в процессоре SEAforth40
    (1) переходит в спящий режим до тех пор, пока соседнее ядро не прочитает данные
    (2) помещает данные в коммуникационный регистр и продолжает исполнение программы
    (3) помещает данные в FIFO буфер и продолжает выполнение
    (4) выставляет флаг готовности данных и ждет пока соседнее ядро их не прочитает
    Поддержка многопоточности в ядрах процессора Larrabee включает в себя
    (1) набор регистров для каждого потока, собственные кэши инструкций и данных
    (2) набор регистра для каждого потока
    (3) набор регистров для каждого потока, собственные кэши инструкций и данных, внеочередное выполнение команд
    (4) набор регистров для каждого потока, внеочередное выполнение команд
    Сообщения от различных хабов передаются по оптической сети передаются:
    (1) одновременно на различных длинах волн
    (2) в режиме разделения времени
    (3) одновременно с использованием кодового разделения
    Возможен ли обмен данными между кэшами различных ядер в процессорах ARM MPCore?
    (1) да возможен
    (2) нет
    (3) только посредством ядер
    Кэш память многоядерных процессоров Ultra SPARC имеет следующую структуру
    (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня
    (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра
    (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня
    Модель программирования многоядерных систем с общей памятью может применяться
    (1) в распределённых системах с единым адресным пространством
    (2) в локальных многопроцессорных системах с общей памятью
    (3) в распределенных системах с разнородными ресурсами
    (4) в распределенных системах с однородными ресурсами
    Закон Мура определяет зависимость
    (1) производительности и количества транзисторов процессоров от времени
    (2) средней цены процессоров от времени
    (3) роста тактовой частоты микропроцессоров
    В состав процессора SEAforth40 входят
    (1) стековые процессоры архитектуры фон Неймана
    (2) RISC-процессоры
    (3) CISC-ядра
    (4) ядра х86й архитектуры
    В чем заключается принцип действия режима Turbo в процессорах Nehalem?
    (1) возможность повышения частоты задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах
    (2) возможность повышать напряжение питания задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах
    (3) возможность изменять напряжение питания или тактовую частоту задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах
    Какие параметры учитываются при регулировке частоты работы процессорного ядра в процессоре AsAP-II?
    (1) частота опустошения или переполнения FIFO-буфера
    (2) частота возникновения ситуации простоя процессорного ядра
    (3) учитываются оба параметра
    (4) частота задается статически при начальной конфигурации процессора
    Какое количество уровней имеет кэш память процессоров Intel Nehalem ?
    (1) 2
    (2) 3
    (3) 1
    Процессоры серии "Мультикор" можно отнести к
    (1) асимметричным мультипроцессорам
    (2) симметричным мультипроцессорам
    (3) потоковым мультипроцессорам
    Cell является
    (1) асимметричным процессором
    (2) симметричным процессором
    (3) конфигурируемым процессором
    Какие из перечисленных моделей программирования имеют аппаратную поддержку в многоядерных процессорах Opteron, Nehalem, Ultra SPARC, MIPS32 1004K, XLP832?
    (1) модель асимметричных потоков
    (2) модель выгрузки функций
    (3) модель мультипроцессора с разделяемой памятью
    (4) потоковые модели
    (5) модель ускорения вычислений
    Grid-система это
    (1) система, созданная на базе стандартных вычислительных узлов, соединенных коммуникационной средой
    (2) компьютерная среда, обеспечивающая распределение вычислительных ресурсов и ресурсов хранения информации
    (3) однородная компьютерная среда, обеспечивающая распределение вычислительных ресурсов и ресурсов хранения информации
    Сеть iMesh, соединяющая процессорные ядра в процессорах Tile состоит из
    (1) пяти программно конфигурируемых подсетей
    (2) пяти подсетей, две из которых управляются аппаратно, три программно
    (3) пяти аппаратно управляемых подсетей
    (4) одной аппаратно управляемой сети
    Расставьте по порядку действия, выполняемые при адаптации задачи к решению на графическом процессоре
  • Выделяются параллельно выполняемые блоки
  • Задача разбивается на последовательность разделов
  • Выделяются нити/потоки выполнения
    •
    (1) 2,1,3
    (2) 3,2,1
    (3) 3,1,2
    Для каких целей применяется модулятор в ATAC?
    (1) перенаправления потока света нужной длины волны к фотоприемнику
    (2) модуляции потока оптического излучения определенной длины волны
    (3) передачи широковещательных сообщений
    Для какой из архитектур процессоров наиболее подходит следующее описание: "Основная концепция архитектуры заключается в значительном повышении производительности за счет существенного упрощения архитектуры процессора, в основу которой была положена идея конвейеризации. При этом была решена проблема блокировок или вынужденных остановок конвейера, называемых interlocks, которая считалась главным препятствием распространению идеи конвейерного вычисления."
    (1) MIPS
    (2) ARM
    (3) MISC
    Количество потоков выполнения, поддерживаемых процессорным элементом Power
    (1) 4
    (2) 1
    (3) 2
    (4) 8
    Система программирования, ориентированная в основном многопоточные приложения.
    (1) MPI
    (2) OpenMP
    (3) PVM
    (4) POSIX Threads
    Одним из перспективных путей развития процессоров является:
    (1) увеличение тактовой частоты
    (2) увеличение количества ядер на кристалле
    (3) усложнение структуры процессора
    (4) добавление новых вычислительных узлов
    (5) развитие суперскалярных архитектур
    Каждое из ядер, входящих в процессор Larrabee имеет
    (1) кэши первого уровня инструкций и данных, кэш второго уровня
    (2) кэш первого уровня и локальную оперативную память
    (3) кэш первого уровня, кэш второго уровня
    Задайте соответствие между частями подсистемы памяти процессора G80 и уровнями программы, которые его используют
  • Локальная память
  • Глобальная память
  • Разделяемая память
  • Нить (поток)
  • Приложение
  • Массив нитей (СТА)
    •
    (1) 1 - 2; 3 - 5; 1 - 6.
    (2) 2 - 4;1 - 5; 3 - 5.
    (3) 1 - 4; 2 - 5; 3 - 6
    Сколько частотных каналов предполагается использовать для адресной передачи данных и сообщений в АТАС?
    (1) 32
    (2) 128
    (3) 64
    Интерфейс AMBA, применяемый для связи процессорных ядер в ARM MPCore представляет собой
    (1) шину
    (2) звездообразную структуру
    (3) линейку
    Максимальная размерность данных, обрабатываемых в процессорном элементе Power процессора Cell?
    (1) 512
    (2) 128
    (3) 256
    (4) 64
    Заявленный фирмой Microsoft язык Axum ориентирован на использование в своей работе
    (1) среды .Net
    (2) виртуальной машины Java – JVM
    (3) стандарта MPI
    В состав антимашины входят следующие узлы
    (1) счетчики данных, процессоры данных, память с автоматической последовательностью
    (2) исполнительное устройство, счетчик команд, память программ и данных
    (3) память программ, память данных, арифметико-логическое устройство, устройство управления
    В иерархию памяти процессора CSX700 входят
    (1) разделяемая память блока MTAP, локальная оперативная память процессорных ядер, кэш память ядер, регистровый файл
    (2) разделяемая память блока MTAP, локальная оперативная память процессорных ядер, кэш память ядер
    (3) разделяемая память блока MTAP, локальная оперативная память процессорных ядер, регистровый файл
    Среда CUDA формирует
    (1) последовательность программных ядер, выполняющихся как раздел с блоками нитей
    (2) множество взаимодействующих программных потоков
    (3) последовательный код для каждого из вычислительных нитевых ядер процессора
    Основные предпосылки к использованию оптических связей в накристальной сети:
    (1) более высокая энергоэффективность по сравнению с электрическими связями
    (2) более высокая скорость передачи данных
    (3) более низкие требования к технологическому процессу изготовления
    (4) возможность прямого подключения оптоволоконных сетевых линий
    Какими основными свойствами обладают процессоры серии XLP?
    (1) масштабируемость количества процессорных ядер от 1 до 4х, возможность передачи данных между кэшами процессоров, выполнены на основе шины AMBA, имеют поддержку Java
    (2) многопоточные ядра (от 1 до 4х), выполнены на основе шины OCP
    (3) восемь многопоточных ядер, соединенных высокоскоростной сетью, с набором сетевых и криптографических модулей
    При динамическом управлении энергопотреблением в процессорах AMD Opteron предусмотрены возможности
    (1) определения, какие из узлов процессора необходимы для выполнения приложения
    (2) изменение тактовой частоты
    (3) управление питанием неиспользуемых блоков
    (4) независимое изменение напряжения питания процессорных ядер
    Идея конвейеризации при распараллеливании заключается в …
    (1) в разбиении задачи на последовательность элементарных операций
    (2) в разбиении задачи на операции или блоки операций исполняемых одновременно
    (3) в применении специализированных блоков, оптимизированных для определенных операций.
    Топология связей между процессорами в 167-ми ядерном процессоре AsAP-II
    (1) полносвязная
    (2) решетка
    (3) тор
    (4) кольцо
    (5) шина
    В качестве вычислительных ядер в Larrabee используются
    (1) VLIW-процессоры
    (2) IA-процессоры
    (3) MISC-процессоры
    Источником оптического излучения для работы оптической сети в АТАС?
    (1) встроенные лазерные диоды
    (2) внешний лазер
    (3) встроенные свето- или ИК- диоды у каждого из кластеров
    Ядрами каких процессоров поддерживается несколько потоков выполнения?
    (1) ARM11 MPCore
    (2) ARM Cortex-A MPCore
    (3) MIPS32 1004K
    (4) XLP832
    Кэш память многоядерных процессоров AMD Opteron имеет следующую структуру
    (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня
    (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра
    (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня
    Какие принципы параллелизации используются в многоядерных процессорах?
    (1) конвейеризация, спекулятивные вычисления
    (2) спекулятивные вычисления
    (3) конвейеризация,физический параллелизм, спекулятивные вычисления, специализация вычислений
    (4) специализация вычислений, физический параллелизм
    К MIMD системам относят системы
    (1) обрабатывающие один поток данных и несколько потоков инструкций
    (2) выполняющие несколько потоков инструкций и несколько потоков данных
    (3) выполняющие несколько потоков инструкций и один поток данных
    Управление напряжением питания в AsAP-II
    (1) централизованное
    (2) локальное для каждого ядра
    (3) осуществляется для каждого из узлов процессора
    (4) не реализовано
    Кэш второго уровня в процессоре Larrabee является:
    (1) распределенным между отдельными ядрами процессора
    (2) локальным для каждого ядра
    (3) общим для всех ядер
    Физически ONet представляет собой:
    (1) кольцо
    (2) решетка
    (3) полносвязная
    (4) звезда
    Целевая область применения процессоров ARM MPCore:
    (1) серверные системы
    (2) встраиваемые системы
    (3) системы управления реального времени
    Способ объединения между собой процессорных ядер в процессорах Intel Nehalem?
    (1) при помощи перекрестного коммутатора
    (2) при помощи высокоскоростной внутренней шины
    (3) объединены двумя кольцами высокоскоростной системной шины
    (4) при помощи системного интерфейса QPI
    Стандарт POSIX Threads использует
    (1) общую память
    (2) многопоточность
    (3) передачу сообщений
    (4) многопоточность с возможностью использования и общей памяти и передачу сообщений
    Одна из главных проблемы с внедрением многоядерных процессоров связана с
    (1) возрастающим энергопотреблением
    (2) усложнением схемотехники плат
    (3) со сложностью программирования
    При чтении данных от соседнего ядра ядро в процессоре SEAforth40
    (1) переходит в спящий режим до тех пор, пока соседнее ядро не запишет данные в порт
    (2) читает данные помещеные соседним ядром в FIFO буфер или ожидает записи данных, если буфер пуст
    (3) проверяет флаг готовности данных и если он выставлен, считывает данные
    Какое количество потоков выполнения поддерживают ядра Larrabee?
    (1) 2
    (2) 4
    (3) 8
    Возможно ли поддержание когерентности кэшей в архитектуре АТАС?
    (1) да, для всех
    (2) да, только в пределах кластера с электрическими связями
    (3) нет
    Общими свойствами процессоров на базе MIPS и ARM ядер являются:
    (1) поддержка многопоточности ядрами
    (2) возможность масштабирования вычислительной мощности за счёт увеличения количества процессорных ядер
    (3) гибкая система управления энергопотреблением
    (4) открытая лицензия на IP-ядра
    Какое количество потоков аппаратно поддерживает ядро процессора Ulra SPARC T2
    (1) 1
    (2) 2
    (3) 4
    (4) 8
    (5) 16
    В каких случаях ручное распареллеливание задачи наиболее эффективно?
    (1) в сервис-ориентированных задачах, нацеленных на обработку потоков запросов или данных
    (2) для встраиваемых систем
    (3) для вычислительных задач
    (4) в распределённых системах с разнородными ресурсами
    Согласно закону Мура производительность процессоров и число транзисторов на кристалле
    (1) удваивается каждые 18 месяцев
    (2) увеличивается в полтора раза в течение 18 месяцев
    (3) удваивается каждые 24 месяца
    (4) увеличивается в полтора раза за 24 месяца
    Ядра процессора Tile64 являются
    (1) VLIW RISC-процессорами
    (2) EPIC RISC-процессорами
    (3) IA-процессорами
    (4) CISC-процессорами
    Какое описание параллелизма выполнения инструкций соответствует процессорам микроархитектуры Nehalen?
    (1) внеочередное выполнение команд
    (2) параллелизм на уровне инструкций в рамках одного потока выполнения
    (3) параллелизм на уровне потоков выполнения
    (4) параллелизм на уровне инструкций двух потоков выполнения
    Каким образом регулируется рабочая частота процессорных ядер в SEAforth40?
    (1) задается конфигурации локальному тактовому генератору процессорного ядра
    (2) полностью определяется внешним тактовым генератором
    (3) не регулируется
    (4) при помощи изменения напряжения питания процессорного ядра
    Кэш память многоядерных процессоров Intel Nehalem имеет следующую структуру
    (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня
    (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра
    (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня
    Целевые области применения процессоров "Мультикор"
    (1) клиент-серверные системы, сервера приложений, баз данных
    (2) обработка сигналов/изображений, системы промышленного контроля
    (3) сетевая инфраструктура - контроллеры базовых станций, фильтрация пакетов, анализ сетей
    Какими общими свойствами обладают вычислительные ядра многоядерных процессоров Opteron, Nehalem, Ultra SPARC, MIPS32 1004K, XLP832?
    (1) имеют одинаковую разрядность обрабатываемых данных
    (2) имеют схожую топологию связей
    (3) имеют аппаратную поддержку нескольких потоков выполнения
    (4) имеют одинаковую структуру кэш памяти
    Многоядерные процессоры Tile обладают следующими возможностями
    (1) каждое из ядер может работать под управлением своей собственной операционной системы
    (2) процессор способен работать под управлением одной операционной системы
    (3) можно выделить несколько ядер для выполнения конкретного приложения или операционной системы
    (4) работают только с потоками данных обрабатываемых одной программой
    (5) имеют специализированные модули для обработки векторной и растровой графики
    Модель асимметричных потоков
    (1) позволяет автоматически распределять вычислительную работу между ядрами многоядерного процессора с учётом особенностей каждого из ядер - его частоты, загруженности, функциональных возможностей
    (2) предусматривает распределение вычислительной работы между ядрами прикладным программистом
    (3) позволяет организовать потоки исполнения для одного ядра процессора с учётом загруженности его функциональных блоков
    Отличия мультиядерного подхода от многоядерного заключается в:
    (1) количестве ядер расположенных на кристалле
    (2) сложности ядер
    (3) подходе к управлению энергопотреблением
    (4) один из подходов относится SIMD другой к MIMD системам
    Топология связей в процессоре SEAforth40
    (1) полносвязная
    (2) решетка
    (3) тор
    (4) кольцо
    (5) шина